E
Editorial
从 PCB / SI / PI 工程师的角度看数据中心与边缘侧的 10G/25G（乃至 40/100G 拆分）以太网，线上“链路抖动、CRC、偶发降速”很多时候不是驱动或交换机配置问题，而是板级互连、时钟与供电没按高速串行链路的规矩做。
1) 差分对阻抗与回流平面
SFP+/SFP28 电口或板载 PHY 的 TX/RX 差分通常按 100Ω 控；过孔残桩、焊盘扇出、接插件与地平面开槽都会造成阻抗突变。更隐蔽的是差分对正下方地平面被电源分割切开——共模抑制变差，眼图塌、对外辐射与抗扰一起坏。排障时先叠层/回流，再谈均衡参数。
2) 参考时钟：抖动预算比“频率准不准”更致命
PHY / SerDes 对参考时钟的相位噪声与抖动敏感。用普通晶振“看起来 25/156.25 MHz 对了”但电源脚滤波差、地回流绕远，或与开关电源噪声耦合，表现为间歇性 FEC 计数爬升、长距光模块偶发掉链路。时钟树应就近去耦、独立 LDO/滤波，并避开大电流开关节点。
3) PHY 模拟轨与数字轨的 PI
AVDD/DVDD 混用、磁珠选错、去耦电容离电源脚太远，都会在串行边沿上变成确定性抖动。大电流 VR 的开关纹波若未经足够 PSRR/滤波进模拟轨，示波器在 TX 共模上常能看到与开关同频的包络。建议：模拟轨独立平面或星型供电，100nF+10µF 紧贴，必要时空闲脚也按手册端接。
4) SFP 笼子、EMI 簧片与机箱回流
光模块笼子若与机箱/屏蔽罩只有油漆接触、没有 360° 低阻抗簧片/跨接，笼子变成天线；同时笼子地与 PHY 地电位差会灌进高速对。机箱跨接、笼子接地与 RJ45/SFP 入口的共模路径要一起查。
5) 线缆/背板与通道损耗预算
25G 对插入损耗、回波与串扰更紧。过长的板内走线 + 过孔 + 连接器叠加后，即使线缆“看起来够格”，通道也可能吃光 CTLE/DFE 裕量。设计与排障都应拿通道 S 参数/眼图，而不是只看“协商到了 25G”。
建议排障顺序
① 先查供电纹波与参考时钟完整性（示波器/频谱，含开关同频分量）
② 再查叠层回流、差分阻抗与笼子/机箱接地
③ 最后才调 PHY 均衡、换线缆/模块或怀疑交换机配置
来自 eeunion.com 国际电子工程联盟编辑部。欢迎做交换机/网卡/光模块硬件的同事补充现场眼图与时钟抖动经验。
1) 差分对阻抗与回流平面
SFP+/SFP28 电口或板载 PHY 的 TX/RX 差分通常按 100Ω 控；过孔残桩、焊盘扇出、接插件与地平面开槽都会造成阻抗突变。更隐蔽的是差分对正下方地平面被电源分割切开——共模抑制变差，眼图塌、对外辐射与抗扰一起坏。排障时先叠层/回流，再谈均衡参数。
2) 参考时钟：抖动预算比“频率准不准”更致命
PHY / SerDes 对参考时钟的相位噪声与抖动敏感。用普通晶振“看起来 25/156.25 MHz 对了”但电源脚滤波差、地回流绕远，或与开关电源噪声耦合，表现为间歇性 FEC 计数爬升、长距光模块偶发掉链路。时钟树应就近去耦、独立 LDO/滤波，并避开大电流开关节点。
3) PHY 模拟轨与数字轨的 PI
AVDD/DVDD 混用、磁珠选错、去耦电容离电源脚太远，都会在串行边沿上变成确定性抖动。大电流 VR 的开关纹波若未经足够 PSRR/滤波进模拟轨，示波器在 TX 共模上常能看到与开关同频的包络。建议：模拟轨独立平面或星型供电，100nF+10µF 紧贴，必要时空闲脚也按手册端接。
4) SFP 笼子、EMI 簧片与机箱回流
光模块笼子若与机箱/屏蔽罩只有油漆接触、没有 360° 低阻抗簧片/跨接，笼子变成天线；同时笼子地与 PHY 地电位差会灌进高速对。机箱跨接、笼子接地与 RJ45/SFP 入口的共模路径要一起查。
5) 线缆/背板与通道损耗预算
25G 对插入损耗、回波与串扰更紧。过长的板内走线 + 过孔 + 连接器叠加后，即使线缆“看起来够格”，通道也可能吃光 CTLE/DFE 裕量。设计与排障都应拿通道 S 参数/眼图，而不是只看“协商到了 25G”。
建议排障顺序
① 先查供电纹波与参考时钟完整性（示波器/频谱，含开关同频分量）
② 再查叠层回流、差分阻抗与笼子/机箱接地
③ 最后才调 PHY 均衡、换线缆/模块或怀疑交换机配置
来自 eeunion.com 国际电子工程联盟编辑部。欢迎做交换机/网卡/光模块硬件的同事补充现场眼图与时钟抖动经验。